ID do artigo: 000083761 Tipo de conteúdo: Solução de problemas Última revisão: 02/07/2012

Relógio de recepção incorreto do transceptor para PCS 1000BASE-X/SGMII no modo 1000BASE-X

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Ethernet
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Esta errata afeta a função Ethernet MegaCore de velocidade tripla.

    O relógio de leitura de compensação de fase FIFO no transceptor não é impulsionado pelo mesmo clock que conduz o receptor PCS 1000BASE-X Lógica. Isso causa análise de temporização incorreta e recebe erros de dados.

    Este problema afeta variantes da função MAC com 1000BASE-X Função PCS e PMA embarcado.

    Resolução

    Este problema não tem solução. Este problema é corrigido na versão 12.0 da função Ethernet MegaCore de velocidade tripla.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs Arria® II
    FPGA Arria® II GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.