ID do artigo: 000083960 Tipo de conteúdo: Documentação e informações do produto Última revisão: 06/02/2014

Como posso compartilhar os blocos de calibração do Chip Termination (OCT) se o meu projeto exceder o máximo disponível?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Todos os bancos de E/S com o mesmo VCCIO podem compartilhar um bloco de calibração de OCT. Se o seu projeto exceder o número máximo de blocos disponíveis, você pode tentar direcionar o Quartus® II ajuste para fazer uma conexão do bloco de calibração de OCT desejado para os pinos especificados, conforme mostrado no exemplo abaixo:

set_instance_assignment -nome TERMINATION_CONTROL_BLOCK < OCT BLK> para

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA Stratix® V GS
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.