ID do artigo: 000084047 Tipo de conteúdo: Solução de problemas Última revisão: 23/10/2015

Quais são as diretrizes recomendadas de design da placa para atender à especificação MAX 10 portas JTAG para saída (tJPCO) ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Com referência à Tabela 46 no dispositivo MAX 10 FPGA 10 Ficha técnica (PDF), os parâmetros de sincronização JTAG para MAX® 10 dispositivos são baseados em Cload = 10pF para TDO. 

Para atender a este Cload = Especificação de 10 pF, o comprimento do rastreamento é necessário para ser <= 2 polegadas entre o componente de driver JTAG (por exemplo, micro-controlador, processador ou CPLD) e a MAX interface JTAG de 10 dispositivos. Isso é para garantir que o timing JTAG está dentro Especificação. Se o valor da carga de Cload estiver acima da especificação de 10pF, reduza a velocidade Frequência de TCK JTAG para garantir a operação JTAG normal.

 

 

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® MAX® 10

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.