ID do artigo: 000084102 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que os dados de saída do meu Stratix® II DCFIFO mostram Xs em uma simulação de sincronização?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Há um problema conhecido na netlist de simulação de sincronização de nível de porta gerada pelo software Quartus® II versão 5.0 para ferramentas de simulação de terceiros. Este problema impede que sua ferramenta de simulação mostre os valores corretos para a saída de uma megafunção DCFIFO.

Este problema foi corrigido a partir do software Quartus II versão 5.1.

Você também pode entrar em contato Altera suporte técnico para o patch número 1.29 para o software Quartus II versão 5.0 SP1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.