Ao projetar com o bloco ALTDQ_DQS2 em um dispositivo Stratix® V, você poderá experimentar o seguinte erro ao sintetizar o design:
Erro (129001): Porta de entrada DQSDISABLEN no átomo "|hierarquia|dqs_delay_chain", que é um stratixv_dqs_delay_chain primitivo, não está legalmente conectado e/ou configurado
Há um problema conhecido que requer que as portas DQSDISABLEN e DQSENABLEN se conectam ao mesmo sinal interno. Caso contrário, você receberá o erro de síntese.
No arquivo altdq_dqs2_stratixv.sv , conecte dqsdisablen e dqsenablen ao sinal interno dqs_enable_int alterando as duas linhas da seguinte forma:
Mudar as linhas 967 e 968:
.dqsenable (dqs_enable_int),
.dqsdisablen (dqs_disable_int),
Para
.dqsenable (dqs_enable_int),
.dqsdisablen (dqs_enable_int),
Da mesma forma, mude as linhas 1117 e 1.118:
.dqsenable (dqsn_enable_int),
.dqsdisablen (dqsn_disable_int),
Para
.dqsenable (dqsn_enable_int),
.dqsdisablen (dqsn_enable_int),
Este problema é corrigido a partir do software Quartus® II versão 12.0.