Sim, há um problema conhecido de marginalidade de baixa frequência com dispositivos EPCS128 fabricados antes de 2012, com um código de fabricação de 65 nm.
Se uma frequência de clock inferior a 1MHz for usada e/ou se o clock for pausado para mais de 1us durante uma operação, o endereço carregado no EPCS128 pode não ser o mesmo que o endereço solicitado.
Este problema não afeta a configuração de um FPGA de dispositivos EPCS128 afetados, uma vez que a configuração opera em frequências de clock muito maiores que 1MHz. Este problema só pode ser visto ao acessar o EPCS128 durante o modo de usuário.
*Se o processo for de 65 nm, o código de fabricação será VS. Os dispositivos fixos têm um ano numérico (Y) de 2, enquanto os dispositivos afetados têm um ano numérico (Y) < 2. Consulte PCN0805 http://www.altera.com/literature/pcn/pcn0805.pdf para obter mais informações sobre como encontrar esses códigos.
Para solucionar este problema em um dispositivo afetado, use uma frequência de clock > 1 MHz e não pause o clock por durações > 1us.
O problema é corrigido em dispositivos com um código de data de 2WW, onde WW = semana de trabalho.