ID do artigo: 000084129 Tipo de conteúdo: Mensagens de erro Última revisão: 12/02/2013

AVISO: altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst_test_bench/av_ld_data_aligned_unfiltered é x

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao simular controladores de memória baseados no UniPHY, você pode experimentar o aviso acima. O aviso é causado por dois arquivos de registro não inicializados que são acessados inadvertidamente durante a inicialização do sequenciador Nios no controlador de memória.

Resolução

Para corrigir este aviso, implemente a seguinte solução alternativa:

1) Abra o arquivo altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst.v

2) Para as duas instâncias de altsyncram, adicione a seguinte linha:

the_altsyncram.intended_device_family = "STRATIXIV"

Mude o intended_device_family para a família de dispositivos FPGA usado (STRATIXIII, STRATIXIV, etc.). A instância deve ser a seguinte:

altsyncram the_altsyncram (

.address_a (wraddress),

.address_b (rdaddress),

.clock0 (clock),

.data_a (dados),

.q_b (ram_q),

.wren_a (wren) );

defparam

the_altsyncram.address_reg_b = "CLOCK0",

the_altsyncram.intended_device_family = "STRATIXIV",

the_altsyncram.maximum_depth = 0,

the_altsyncram.numwords_a = 32,

the_altsyncram.numwords_b = 32,

the_altsyncram.operation_mode = "DUAL_PORT",

the_altsyncram.outdata_reg_b = "UNREGISTERED",

the_altsyncram.ram_block_type = "AUTO",

the_altsyncram.rdcontrol_reg_b = "CLOCK0",

the_altsyncram.read_during_write_mode_mixed_ports = "DONT_CARE",

the_altsyncramthe_altsyncram.width_b = 32,

the_altsyncram.widthad_a = 5,

the_altsyncram.widthad_b = 5;

 

Este problema foi corrigido na versão 12.1.1.1 do software Prime Intel® Quartus® versão 12.1.1

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.