ID do artigo: 000084183 Tipo de conteúdo: Solução de problemas Última revisão: 27/11/2015

Arria ii diretrizes de conexão de pinos: problemas conhecidos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

 Problema 137246: Versão 1.8

Se as conexões JTAG não são usadas, você precisa conectar o pino TDI à lógica alta através de um resistor de 1 k., conectar o TMS à lógica alta através de um resistor de 1 k., ligar o pino TRST ao GND e deixar o TDO desconectado.

Problema 48993: versão 1.6

As diretrizes de conexão para VCCCB, VCCA_PLL, VCCA e VCCH_GXB devem especificar a tolerância máxima de ondulação deve ser de /-5%, e não de /-5mV.

Resolução

Problemas resolvidos:

Problema 48993: versão 1.5

A Nota 14 foi corrigida na versão 1.6 para especificar uma tolerância de /-5% em vez da tolerância incorreta anterior de /-5mV para a ondulação da fonte de alimentação.

Problema 10005634, Versão 1.2

A Nota 12 não fornece todos os detalhes para entender as limitações do módulo de E/S ao usar os padrões de E/S SSTL e HSTL para dispositivos Arria® II GX.

Os esclarecimentos foram atualizados para a nota 12 em versões superiores a 1.2.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGA Arria® II GX
FPGA Arria® II GZ

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.