ID do artigo: 000084185 Tipo de conteúdo: Solução de problemas Última revisão: 20/11/2015

Gerar botão de design de exemplo pode invocar uma mensagem de erro Qsys em determinadas circunstâncias

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Quando um Arria 10 EMIF IP é adicionado a um sistema Qsys a partir do catálogo Qsys IP, ativando o botão Gerar design de exemplo no parâmetro IP editor pode fazer com que a seguinte mensagem de erro Qsys apareça: O exemplo o design não pode ser gerado quando há erros. Os erros mencionados são erros de conectividade no nível do sistema mostrados nas mensagens Qsys janela; esses erros não estão relacionados ao design de exemplo de IP.

Resolução

A solução alternativa para este problema é gerar o design de exemplo, invocando o Editor de parâmetros EMIF IP do Catálogo Quartus IP.

Este problema será corrigido em uma versão futura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.