ID do artigo: 000084205 Tipo de conteúdo: Solução de problemas Última revisão: 10/07/2013

Problema de bloqueio de receptor de interface digital serial (SDI)

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Você pode encontrar problemas de bloqueio quando qualquer um desses sinais — enable_hd_search, enable_sd_search, enable_3g_search — é definido como baixo para o receptor SDI em duplo padrão ou taxa tripla Modo. O problema de travamento é devido ao clock corrompido recuperado, causada pelo manuseio inadequado do reajuste do transceptor.

Resolução

Defina os enable_hd_search, enable_sd_search e enable_3g_search sinais para alto ao usar o modo padrão duplo ou triplo.

Este problema não será corrigido.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Arria® II
FPGA Arria® GX
FPGAs Stratix® IV
FPGAs Stratix® II GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.