ID do artigo: 000084212 Tipo de conteúdo: Solução de problemas Última revisão: 15/01/2013

Qual é a especificação de temporização de largura de pulso mínima do sinal de redefinição global no UniPHY IP?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A reinicialização global no UniPHY IP está conectada à porta de instalação pll. Portanto, a largura mínima de pulso da porta de areset PLL será a especificação de largura de pulso mínima da porta de mset PLL.

Você pode consultar a parte de especificação pll da ficha técnica do dispositivo.

Por exemplo, a largura mínima de pulso na porta de areset PLL é de 10ns para dispositivo Stratix® IV e dispositivo Stratix® V.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® V GS
FPGA Stratix® V E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.