ID do artigo: 000084218 Tipo de conteúdo: Documentação e informações do produto Última revisão: 01/01/2015

Como posso habilitar o suporte de interrupção para os pinos somente de entrada HLGPI[13:0]?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Os pinos somente de entrada HLGPI[13:0] dos pinos de compartilhamento do dispositivo Cyclone® V SX com o controlador DDR HPS. Para identificar a localização dos pinos desses pinos GPI, consulte a solução relacionada.

    Fisicamente, os sinais HLGPI[13:0] estão conectados ao GPIO2_porta_input [13:26] no HPS. Você pode configurar o HLGPI para gerar interrupções, assim como outros GPIO no componente GPIO2.

    Para configurar as interrupções do GPIO, configure os seguintes registros - gpio_inten, gpio_intmask, gpio_inttype_level e gpio_int_polarity registros. Esses registros podem ser encontrados no mapa de endereços do dispositivo Cyclone HPS Cyclone V na página web Cyclone de endereços de registro do HPS V.

    Resolução

    .

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.