ID do artigo: 000084246 Tipo de conteúdo: Mensagens de erro Última revisão: 18/03/2013

Erro: o parâmetro de PLL fracionário "mimic_fbclk_type" é definido como um valor ilegal de "nenhum" no >name<

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode obter este erro se o arquivo Quartus® II IP (qip) gerado pela megafunção Altera_PLL não estiver sendo referenciado durante a compilação Quartus II. Este arquivo .qip contém a atribuição necessária do clock de feedback e sem ele, você verá este erro.

Resolução

Adicione o arquivo .qip gerado pela megafunção Altera_PLL ao seu projeto, acessando o menu Projeto no software Quartus II e selecione Adicionar/Remover Arquivos no Projeto...

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA SoC Cyclone® V ST
FPGA Arria® V GX
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Cyclone® V E
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA Arria® V GT
FPGA Stratix® V E
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SE
FPGA Stratix® V GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.