ID do artigo: 000084254 Tipo de conteúdo: Solução de problemas Última revisão: 03/12/2012

Regenerando núcleos PHY IP subjacentes em núcleos IP de 40 GbE e 100 GbE MAC e PHY IP

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Os núcleos MAC e PHY IP de 40 GbE e 100 GbE incluem núcleos PHY IP gerado pelo Gerenciador de plug-in MegaWizard. Ao regenerar o PHY Núcleos IP com uma revisão de software Quartus II mais recente, você pode não ser capaz de abrir o arquivo gerado pelo MegaWizard existente e regenerar ele.

Resolução

Este problema é corrigido na versão do software 12.1 Quartus de o núcleo IP.

Para a versão 12.0 do núcleo IP, os arquivos Verilog gerados pelo Gerenciador de plug-in MegaWizard contém um comentário de cabeçalho conhecido na primeira linha do arquivo que o MegaWizard reconhece. Em a versão de software 12.0 Quartus II, arquivos PMA gerados pelo MegaWizard O Plug-In Manager é anexado a um conjunto de comentários padrão que é não reconhecido. Modifique os cabeçalhos do arquivo gerado pelo MegaWizard para que a primeira linha seja um comentário reconhecível, como:

// megafunction wizard % %

Você pode então abrir e regenerar o MegaWizard existente gerado Arquivo.

Os arquivos de síntese e simulação PHY IP de 40 GbE estão localizados Em:

  • (Arquivos síntese) /alt_eth_40g/quartus_synth/rtl_src/phy/pma_sv/alt_e40_e4x10/alt_e40_e4x10.v
  • (Arquivos de simulação) /alt_eth_40g/sim_verilog/<SIMULATOR_NAME>/rtl_src/phy/pma_sv/alt_e40_e4x10/alt_e40_e4x10.v

Os arquivos de síntese e simulação PHY IP de 100 GbE estão localizados Em:

  • (Arquivos síntese) /alt_eth_100g/quartus_synth/rtl_src/phy/pma_sv/alt_e100_e10x10/alt_e100_e10x10.v
  • (Arquivos de simulação) /alt_eth_100g/sim_verilog/<SIMULATOR_NAME>/rtl_src/phy/pma_sv/alt_e100_e10x10/alt_e100_e10x10.v

Note que a variável <SIMULATOR_NAME> refere-se a Cadência, Mentor ou Sinopse. Os arquivos PHY IP devem ser atualizado com o cabeçalho correto e editado no MegaWizard em tanto o conjunto de arquivos de síntese quanto o conjunto de arquivos para o simulador que você estão usando. Atualizando a configuração do PHY IP em um dos arquivos os conjuntos não serão refletidos automaticamente nos outros conjuntos de arquivos.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® IV
FPGAs Stratix® V

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.