ID do artigo: 000084258 Tipo de conteúdo: Solução de problemas Última revisão: 14/08/2013

Por que os seguintes erros são vistos quando tento simular a configuração PCIe Avalon-MM Root Port?

Ambiente

  • Hard IP para PCI Express* Arria® V Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um bug nas versões v12.1SP1 do software Quartus® II e anteriores, o script de configuração do ModelSim® gerado automaticamente, msim_setup.tcl, produz erros do formato mostrado abaixo ao usar o núcleo de Hard IP Stratix® V ou Arria® V GZ para PCI Express® IP configurado como uma porta raiz Avalon® memory-mapped (Avalon-MM). Esses erros são observados no ModelSim ao usar o script de configuração localizado no seguinte diretório:

    <Qsys>\simulation\mentor\msim_setup.tcl

    # ** Erro: (vopt-7) Falha ao abrir o arquivo de informações "pcie_sv_hip_avmm_0/_info" no modo de leitura.

    Nº desse arquivo ou diretório. (errno = ENOENT)

    # ** Erro: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.v(2354): o módulo 'altpcietb_bfm_log_common' não está definido.

    # ** Erro: (vopt-7) Falha ao abrir o arquivo de informações "pcie_sv_hip_avmm_0/_info" no modo de leitura.

    Nº desse arquivo ou diretório. (errno = ENOENT)

    # ** Erro: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.v(2355): o módulo 'altpcietb_bfm_req_intf_common' não está definido.

    # ** Erro: (vopt-7) Falha ao abrir o arquivo de informações "pcie_sv_hip_avmm_0/_info" no modo de leitura.

    Nº desse arquivo ou diretório. (errno = ENOENT)

    # ** Erro: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.v(2356): o módulo 'altpcietb_bfm_shmem_common' não está definido.

    # ** Erro: (vopt-7) Falha ao abrir o arquivo de informações "pcie_sv_hip_avmm_0/_info" no modo de leitura.

    Nº desse arquivo ou diretório. (errno = ENOENT)

    # ** Erro: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.v(2357): o módulo 'altpcietb_ltssm_mon' não está definido.

    Falha na otimização

    # Projeto de carregamento de erro

    Resolução

    O problema é observado apenas com os scripts de simulação IP autônomos. O banco de testes completo gerado automaticamente funciona corretamente.

    Como uma solução alternativa, remova as quatro linhas 2354 a 2357 mostradas abaixo encontradas no arquivo altpcie_sv_hip_avmm_hwtcl.v

    altpcietb_bfm_log_common bfm_log_common (.dummy_out (bfm_log_common_dummy_out);
    altpcietb_bfm_req_intf_common bfm_req_intf_common ( .dummy_out (bfm_req_intf_common_dummy_out);
    altpcietb_bfm_shmem_common bfm_shmem_common (.dummy_out (bfm_shmem_common_dummy_out);
    altpcietb_ltssm_mon ltssm_mon (.dummy_out (ltssm_dummy_out), .ep_ltssm (5\'h0), .rp_clk (sim_pipe_pclk_out), .rp_ltssm (ltssmstate), .rstn (npor);

    Este problema será corrigido em uma versão futura do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Stratix® V GX
    FPGA Arria® V GZ

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.