ID do artigo: 000084286 Tipo de conteúdo: Documentação e informações do produto Última revisão: 15/09/2014

Como implemento uma função DSP "One 18 x 19 Multiplication Summed with 36-Bit Input Mode" em um dispositivo Arria 10?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Para implementar esta (ou outra) configuração avançada Arria® 10 DSP, você deve usar os modelos HDL disponíveis no software Quartus® II.
Resolução

Para obter uma lista de modelos disponíveis clique com o botão direito em um arquivo HDL VHDL ou Verilog e selecione Inserir Modelo.

Em seguida, selecione HDL VHDL ou Verilog e projetos completos > recursos > DSP > DSP para dispositivos de 20 nm

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.