ID do artigo: 000084291 Tipo de conteúdo: Documentação e informações do produto Última revisão: 29/06/2014

Como devo conectar o barramento de endereçoS MIF entre o controlador de reconfiguração e a ROM MIF quando o endereçamento de palavras é usado em dispositivos V GX Stratix V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O endereçamento MIF depende do modo selecionado pelo bit 1 do deslocamento de endereço 0x1 detalhado na tabela "Deslocamentos de registro interno de MIF do módulo streamer" da guia de usuário do PHY IP.

O barramento de endereço MIF do controlador de reconfiguração é alinhado de 16 bits quando o endereçamento de palavras é usado. Neste caso, a LSB não é usada. Ao usar o controlador de reconfiguração no modo de transmissão MIF, você deve conectar o barramento de endereços à ROM, conforme mostrado no exemplo abaixo:

reconf_rom rom0(
.clock (phy_mgmt_clk),
.address(reconfig_mif_address[9:1]),
.q(reconfig_mif_readdata));

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® V GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.