Descrição
Devido a um problema no software Quartus® II versão 13.1 e anterior, você pode ver um erro fatal se você conectar uma saída de clock PLL Stratix® III diretamente a um pino de saída do dispositivo.
Resolução
Para resolver este erro:
- Remova a conexão.
- Use o clock de saída PLL para clockar um estágio de registro de saída DDIO que tem a porta de data_h ligada a \'1\' e é uma porta data_l ligada a \'0\'. Isso resulta no sinal do clock propagando-se pelo estágio de saída DDIO, mas remove a conexão direta com o pino.
Este problema está programado para ser corrigido em uma versão futura do software Quartus II.