ID do artigo: 000084315 Tipo de conteúdo: Mensagens de erro Última revisão: 12/02/2013

Erro (10149): Erro da Declaração de HDL verilog em core_debug.sv(1): o identificador "seq_core_debug_pkg" já está declarado no escopo atual

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Esta mensagem de erro de análise e síntese pode ser vista no projeto de exemplo uniphy quando o uniphy Intel® FPGA IP tem essas combinações de configurações:

    • Configurações do PHY: qualquer uma das opções de modo de compartilhamento PLL/DLL/OCT definida como host ou agente
    • Diagnósticos: Habilite o kit de ferramentas de depuração on-chip EMIF selecionado

    O problema é devido ao arquivo core_debug.sv ser listado duas vezes no arquivo de exemplo de projeto .qip.

    Resolução

    A solução alternativa é comentar um dos arquivos no exemplo de projeto arquivo .qip. Por exemplo:

    #set_global_assignment -library "_example" -name SYSTEMVERILOG_FILE [junte-se a $:quartus(qip_path) "_example/submodules/_example_if0_s0_software/core_debug.sv"]

    Este problema é corrigido a partir da versão 13.0 do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Stratix® V GX
    FPGA Stratix® V GS
    FPGA Stratix® V E

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.