ID do artigo: 000084328 Tipo de conteúdo: Mensagens de erro Última revisão: 14/01/2013

Erro: erro durante a execução do script generate_ed.tcl: <example design="">: interface seq_debug tentou exportar interfaces desconhecidas if0.seq_debug</example>

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II versão 12.1 e posterior, esta mensagem de erro pode aparecer ao gerar o design de exemplo para o controlador DDR3 com UniPHY, se o tipo de interface do kit de ferramentas de depuração EMIF on-Chip estiver definido como Interno (JTAG).

Resolução

A solução alternativa é alterar a configuração de depuração no chip de interna (JTAG) para compartilhada. Isso gera uma interface Avalon® escrava, que não precisa ser conectada.

Este problema foi corrigido na versão 13.0 Intel® Quartus® Software Prime.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® II GZ
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Stratix® IV E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.