ID do artigo: 000084329 Tipo de conteúdo: Solução de problemas Última revisão: 21/01/2013

Existe um problema conhecido com a ferramenta Early Power Estimator (EPE) para dispositivos Stratix® V, Arria® V e Cyclone® V ao estimar potência off-chip para E/S LVDS emulado?

Ambiente

    Software Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, há um problema conhecido com a ferramenta Early Power Estimator (EPE) versões 12.1 e anterior para dispositivos Stratix® V, Arria® V e Cyclone® V, onde a potência fora do chip (a energia dissipada na rede de resistor externo) para pinos de E/S LVDS emulados não é calculada.

Resolução

Este erro foi corrigido na versão 13.0 da EPE

Produtos relacionados

Este artigo aplica-se a 16 produtos

Acex® 1K
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.