A maioria das famílias de dispositivos indicará no manual que a comutação manual do clock exige que ambos os clocks estão sendo executados:
-
Tanto o inclk0 quanto o inclk1 devem estar funcionando quando o sinal de clkswitch for alto para iniciar o evento de comutação manual do clock. O não atender a esse requisito faz com que a comutação do clock não funcione corretamente.
Com esse requisito, a comutação manual do clock não pode ser usada para aplicações de redundância do clock, onde você precisa mudar para um clock de backup caso o clock principal falhe.
Quando a redundância do clock é necessária, você pode usar a comutação automática do clock, mas você deve garantir que ambos os clocks estejam funcionando quando a FPGA estiver configurada. Se você não conseguir atender a este requisito, você poderá desabilitar o recurso de comutação do clock no PLL e, em vez disso, inserir um bloco de controle de clock no seu design no caminho do clock entre os pinos de entrada e o PLL. Isso permitirá que você selecione manualmente entre dois pinos de clock sem qualquer exigência de que os clocks estejam funcionando.
Nota: ao inserir um bloco de controle de clock no caminho de entrada, o clock que alimenta o PLL será impulsionado por uma rede global, de modo que pode haver um aumento de nervosismo e o caminho do clock não possa ser totalmente compensado.