ID do artigo: 000084351 Tipo de conteúdo: Solução de problemas Última revisão: 01/01/2015

Existe um problema conhecido com o arquivo mif gerado para reconfiguração de PLL, para dispositivos Intel® Arria® V, Cyclone® V e Stratix® V?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, quando o Altera_PLL Megawizard é usado para gerar um arquivo de inicialização de memória (.mif) para dispositivos Arria® V, Cyclone® V ou Stratix® V, o arquivo gerado conterá o campo de largura de banda de DADOS incorreto.

    Resolução

    Atualize o campo de largura de banda de DADOS para o valor correto.  A localização do campo é mostrada na tabela 7 de 661: Implementação da reconfiguração de PLL fracionada com Altera PLL e Altera pll reconfig núcleos IP. A configuração correta da largura de banda pode ser encontrada usando a calculadora de reconfiguração PLL.

    Produtos relacionados

    Este artigo aplica-se a 14 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SX
    FPGA Cyclone® V E
    FPGA Stratix® V GS
    FPGA SoC Cyclone® V ST
    FPGA Arria® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA Arria® V GZ
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V GT
    FPGA Stratix® V GT

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.