ID do artigo: 000084352 Tipo de conteúdo: Solução de problemas Última revisão: 03/12/2012

Em núcleos MAC e PHY IP de 40 GbE e 100 GbE, o software Quartus II relata violações de largura de pulso mínima para alguns sinais de clock PHY de 10 Gbps

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Em núcleos MAC e PHY IP de 40 GbE e 100 GbE, o software Quartus II relata violações de largura mínima de pulso para PHY de baixa latência de 10 Gbps projetos nos seguintes sinais de clock:

x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|pld10grxclkout~CLKENA0|outclk x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|wys|pld10grxpldclk
Resolução

Este problema é corrigido na versão do software 12.1 Quartus de o núcleo IP.

Para a versão 12.0 do núcleo IP, ignore esses caminhos. Essas violações de largura mínima de pulso são para caminhos falsos.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® IV
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.