ID do artigo: 000084365 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

Por que derive_pll_clocks falha em restringir automaticamente os clocks de saída PLL?

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® II, o comando Synopsys Design Constraint (SDC) derive_pll_clocks pode não restringir corretamente as saídas de loop bloqueado por fase (PLL). Esse problema ocorre quando seu design usa comutação de clock PLL em dispositivos de 28 nm, incluindo dispositivos Stratix® V, Arria® V e Cyclone® V. Devido a este problema, o comando derive_pll_clocks não cria automaticamente os clocks gerados nas saídas PLL em relação a cada entrada de clock de referência.

Resolução

Para resolver este problema, restringe manualmente as saídas PLL usando create_generated_clock SDC . Consulte a seção Artigos Relacionados para obter mais detalhes.

Este problema é corrigido a partir do software Intel® Quartus® Prime Pro ou Standard Edition versão 11.0.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.