ID do artigo: 000084389 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Os pinos PLL_[T1,T2,B1,B2]_CLKOUT0p/n na coluna E/S para dispositivos Stratix IV são compatíveis com LVDS verdadeiros?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, PLL_[T1,T2,B1,B2]_CLKOUT0p/n em Stratix® Os dispositivos IV suportam LVDS verdadeiros em bancos de E/S da coluna.

Os pinos de E/S de propósito geral localizados na coluna E/S suportam LVDS emulados conforme indicado em Recursos de E/S em dispositivos Stratix IV (PDF).

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.