ID do artigo: 000084393 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Posso usar um bloco de controle de clock para escolher entre uma saída PLL aprimorada e uma saída PLL rápida em dispositivos Stratix II e Stratix II GX para o meu projeto?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, você não pode usar um bloco de controle de clock para escolher entre uma saída PLL aprimorada e uma saída PLL rápida em dispositivos Stratix® II e Stratix II GX. Os recursos globais e regionais usados por PLLs aprimorados e rápidos são diferentes.

Você poderá usar as saídas de duas PLLs aprimoradas diferentes ou duas PLLs rápidas diferentes no mesmo lado do dispositivo que compartilham recursos globais e regionais.

Para obter mais informações sobre conexões de rede de clock globais e regionais usadas por cada PLL, consulte o capítulo Stratix manual do Stratix II PLLs em dispositivos Stratix II e Stratix II GX (PDF).

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Stratix® II GX
FPGAs Stratix® II

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.