ID do artigo: 000084432 Tipo de conteúdo: Solução de problemas Última revisão: 25/02/2015

Ao usar QIC e reconfiguração parcial, a verificação de compatibilidade do CRC pode falhar no Analisador lógico SignalTap II

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Se o seu projeto incluir reconfiguração parcial, a verificação de compatibilidade de redundância cíclica (CRC) pode falhar no Analisador lógico SignalTap II. A falha ocorre quando você usa Quartus II Incremental Compilation (QIC) com a netlist de partição superior Digite definido como Pós-Síntese ou Pós-Ajuste, em vez da configuração padrão do arquivo de origem. Essas configurações causam falha na verificação de compatibilidade do CRC, impedindo que você faça novas aquisições com o SignalTap II Analisador lógico.

Resolução

Você pode excluir as pastas /db e /incremental_db do seu projeto e recompilá-lo. Como alternativa, você pode alterar a configuração do tipo de netlist de partição superior para Arquivo de origem.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.