ID do artigo: 000084433 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Qual é a distorção entre clocks conduzidos de diferentes PLLs em Altera dispositivos?

Ambiente

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição Altera® não especifica a distorção entre clocks conduzidos por PLLs diferentes. Os tempos de bloqueio podem variar e Altera não podem garantir que diferentes PLLs atinjam o bloqueio ao mesmo tempo. Isso também se aplica ao caso em que as PLLs diferentes são redefinidas ao mesmo tempo.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix®

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.