ID do artigo: 000084435 Tipo de conteúdo: Solução de problemas Última revisão: 05/10/2015

Qual é a latência do núcleo Reed Solomon-II?

Ambiente

    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A latência através do núcleo RS-II nos ciclos de clock pode ser calculada pela seguinte fórmula:

L= N 6.5CHECK 8

onde N o número de símbolo por palavra de código e VERIFIQUE o número de símbolos de paridade.

Produtos relacionados

Este artigo aplica-se a 25 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Intel® MAX® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.