ID do artigo: 000084445 Tipo de conteúdo: Instalação e configuração Última revisão: 26/11/2014

Como regenerar o Stratix® V Intel FPGA IP PCIe?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • Hard IP para PCI Express* Arria® V Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 13.1 e anterior, você poderá ver o seguinte erro ao regenerar o IP para PCIe se você tiver aberto o editor de parâmetros IP sem que um projeto Stratix® V FPGA esteja aberto.

    Erro: falha na geração do modelo de simulação: caminho de <installation>//sopc_builder/bin/ip-make-simscript --spd=<project path>/<instance name>.spd --output-directory=<project path>/<instance name>_sim

    Resolução

    Para resolver este problema, abra ou crie um projeto Stratix V FPGA antes de iniciar o editor de parâmetros IP.

    Este problema é corrigido no software Quartus II versão 13.1.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.