ID do artigo: 000084490 Tipo de conteúdo: Solução de problemas Última revisão: 12/08/2012

Por que avl_ready desaassertagem após avl_write_req é afirmada no meu Controlador de alto desempenho DDR3 e DDR2 SDRAM II?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Quando o código de correção de erros (ECC) estiver habilitado, você verá avl_ready desafirmação após avl_write_req é afirmada aumentando a latência de gravação. É porque o controlador precisa esperar por dados recebidos (sinal de desaassert ready) e decidir se a operação de leitura de modificação de gravação é necessária durante o carregamento do comando.

Resolução

Esse comportamento não ocorrerá se o ECC estiver desativado.

Este problema é corrigido a partir do software Quartus® II versão 12.0.

Produtos relacionados

Este artigo aplica-se a 9 produtos

FPGA Arria® II GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E
FPGA Stratix® V E
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® V GX
FPGAs Stratix® III

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.