ID do artigo: 000084504 Tipo de conteúdo: Solução de problemas Última revisão: 15/02/2019

Por que o transceptor pll_locked descontinuação do sinal quando rx_analogreset é afirmado durante a simulação de dispositivos Cyclone® IV GX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O transceptor pll_locked descontinuação do sinal quando o rx_analogreset é afirmado durante a simulação de dispositivos Cyclone® IV GX devido a um modelo de simulação incorreto.

O sinal rx_analogreset transceptor reinicializa incorretamente o MPLL e faz com que o sinal pll_locked seja desastrado no software Quartus® II versão 9.1-SP2.

Os seguintes patches estão disponíveis para corrigir este problema:

Este problema está corrigido no software Intel® Quartus® Prime v16.0.

Resolução

Este problema está corrigido no Software Quartus Prime 16.0.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Cyclone® IV GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.