ID do artigo: 000084506 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

A família Stratix oferece rescisão controlada no chip?

Ambiente

    E/S
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, a família Stratix oferece terminação controlada e on-chip para o seguinte:

  • Correspondência de impedância de driver (LVTTL, LVCMOS)
  • Terminação da série de driver (SSTL3, SSTL2)
  • Terminação próxima ao fim paralelo (HSTL2, GTL, GTL)
  • Terminação paralela (SSTL, HSTLI, GTL, GTL, CTT)
  • Rescisão diferencial de extremos (apenas LVDS)

Dois pinos por banco de E/S estão ligados a resistores de referência. Especificamente, conecte-se RUP/RDN através da resistência a VCC/GND.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.