Devido a um problema no modelo de simulação de BFM do software Quartus® II, afirmar que o sinal "h2f_rst_n" não conduz o sinal "h2f_rst_n". Isso causa comportamento de interconexão inesperado e a lógica de interconexão do Platform Designer não é redefinida.
Este problema afeta apenas a simulação.
Para resolver este problema, siga estas etapas:
- Modifique o parâmetro "INITIAL_RESET_CYCLES" no arquivo "submodules/<qsys-system-name>_<HPS-instance-name>_fpga_interfaces.sv" para mais de 0.
- Atribua o clock (f2h_axi_clk) à instância "h2f_reset_inst".
Código de simulação:
----------------
altera_avalon_reset_source #(
. ASSERT_HIGH_RESET(0),
. INITIAL_RESET_CYCLES(0) <========== (1) altere "0" para 100, como . INITIAL_RESET_CYCLES(100)
) h2f_reset_inst (
.reset(h2f_rst_n),
.clk(\'0) <========== (2) altere \'0 para sinal de clock, como .clk(f2h_axi_clk)
);
----------------
Este problema foi corrigido no software Quartus® II versão 14.0.