ID do artigo: 000084603 Tipo de conteúdo: Solução de problemas Última revisão: 05/01/2015

Por que o software Quartus® II não mescla automaticamente o transceptor Avalon interfaces memory-mapped de uma PLL CDR/CMU e um canal somente TX de um dispositivo Intel® Arria® 10?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O software Quartus® II não suporta a fusão automática da interface Transceiver Avalon® Memory-Mapped em Intel® Arria® 10 dispositivos. Você pode encontrar erros de ajuste se seu projeto contiver uma PLL CDR/CMU e um canal somente TX, que podem ser mesclados e colocados em um canal de transceptor. Por padrão, um PLL de CDR/CMU e um canal somente TX são mapeados para dois canais de transceptor diferentes.

Resolução

Para contornar esse problema, adicione a seguinte atribuição ao seu arquivo de configurações do Quartus® II (.qsf):

set_instance_assignment - nome XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL - para "TX_Serial_Pin_Name"
set_instance_assignment nome XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -para " nome da variação PLL <CDR/CMU>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment nome XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -para " nome da variação PLL <CDR/CMU>|*"

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Arria® 10 GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.