Devido a um problema no ALTDQ_DQS2 megafunção no software Quartus® II, uma falha pode ocorrer na saída do bloco lógico DQS, o que pode causar erros de leitura aleatórios ao realizar testes de PVT. Seu projeto será afetado se todas as três condições a seguir estiverem verdadeiras:
1. O protocolo personalizado é baseado em estrobosque, onde a opção de captura estrobosto bidirecional é habilitada na interface ALTDQ_DQS2 MegaWizard™.
2. O bloco de habilitar DQS é usado, onde a opção Usar captura de estrobosto de habilitar o bloco está habilitada na GUI ALTDQ_DQS2 MegaWizard (aplicável apenas para famílias Arria® V GZ e Stratix® V).
3. Se a frequência de memória estiver funcionando na faixa afetada:
• Cyclone® V E/GX/GT/SE/SX/ST &SoC: todas as frequências
• Arria® V GX/GT/SX/ST & SoC: todas as frequências
• Arria® V GZ: < 445 MHz
• Stratix® V (-1/-2 grau de velocidade): <480MHz
• Stratix® V (-3/-4 de velocidade): <445MHz
Se o seu projeto for afetado, Altera recomenda a seguinte solução alternativa. Observe que a atualização de software Quartus é necessária para a solução alternativa.
• Para famílias Arria® V (exceto GZ) e Cyclone® V: atualize para o software Quartus versão 14.0 e mais recente
• Para Arria® V GZ e Stratix® V: atualize para o software Quartus versão 13.1 e mais recente
Consulte a solução alternativa no arquivo ALTDQ_DQS2_DQS_LOGIC_BLOCK PDF para sua aplicação.