Erro (18218): tentativa de ajuste <n> Grupos de mesclagem IOPLL em <fewer n="" than=""> Locais</fewer></n>

Se um projeto voltado para um dispositivo Arria® 10 insibiliza mais Loops de bloqueio de fase de E/S (PLLs) do que o número de recursos plL de E/S disponível no dispositivo, o software Quartus® Prime emite um erro. O número de PLLs de E/S indicados na mensagem de erro depende o Altera® IP em seu design, e este número pode ser maior do que o número de PLLs de E/S registrados na análise e síntese Relatório.

Por exemplo, o IP da Interface de memória externa (EMIF) usa uma PLL de E/S para cada banco de E/S que ocupa. O Fitter determina o número real de PLLs de E/S que o projeto consome com base em o requisito de pin-out. Se o número de PLLs de E/S determinado pelo O dispositivo excede o número de PLLs de E/S disponíveis no dispositivo, um ocorre um erro.

Outros exemplos de Altera IP que consomem PLLs de E/S incluem Núcleo IP Ethernet (GbE) de baixa latência de 40 e 100 gigabits por segundo, Altera núcleo LVDS SERDES IP, Altera PHYLite IP e SerialLite III Streaming de núcleos IP.

Reduza o número de PLLs de E/S em seu projeto. Altera recomenda as seguintes estratégias:

• Converta parte do IP pll de E/S em seu design em PLL fracionário de modo inteiro (fPLL) IP.
• EMIF, SERDES LVDS e PHYLite consomem E/S PLL Altera Núcleos IP que podem gerar clocks de núcleo adicionais para uso. Se o seu design contém esses núcleos IP, considere gerar núcleo adicional clocks para reduzir a demanda de PLL de E/S. No editor de parâmetros IP, escolha especificar clocks de núcleo adicionais com base na opção PLL existente sob a guia Geral.
• Modifique o pin-out de um IP EMIF para usar menos bancos de E/S. Para uma determinada configuração, o editor de parâmetros EMIF IP relata o os menores bancos de E/S possíveis. Consulte o Diretrizes gerais de pin-out para Arria 10 EMIF IP na seção o manual da interface de memória externa volume 2: design Diretrizes para obter mais informações.
• Habilite a opção de compartilhamento de PLL TX no IP Ethernet para permitir várias instâncias Ethernet para compartilhar uma única PLL de E/S. Por exemplo, no editor de parâmetros IP de baixa latência de 40 e 100 GbE, escolha o Uso opção de PLL mac TX externa sob a guia Principal . Consulte o Seção PLL mac TX externa na baixa latência Guia do usuário de função Ethernet MAC e PHY MegaCore de 40 e 100 Gbps para mais informações.