ID do artigo: 000084633 Tipo de conteúdo: Solução de problemas Última revisão: 31/12/2013

Por que os sinais de entrada sensíveis à borda do transceptor não têm efeito nos dispositivos transceptor Cyclone V, Arria V e Stratix V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao conduzir os sinais sensíveis de borda do transceptor Cyclone® V, Arria® V e Stratix® V, como o sinal rx_std_wa_patternalign, você ainda deve cumprir o requisito mínimo de largura de pulso. A largura mínima típica do pulso é de dois ciclos de clock paralelos.

Resolução

 

Produtos relacionados

Este artigo aplica-se a 8 produtos

FPGA Arria® V GX
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V SX
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.