ID do artigo: 000084637 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que eu recebo uma falha Cyclone de varredura de limites do dispositivo LVDSCLKn

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você pode obter uma falha Cyclone® LVDSCLKn Boundary-Scan porque, ao ligar, CLK1 e CLK3 estão desativados enquanto CLK0 e CLK2 estão habilitados. Se o CLK1 ou CLK3 precisar ser verificado em um teste de varredura de limites, o buffer de entrada dos pinos de clock pode ser habilitado configurando-os usando CONFIG_IO instrução.

Isso pode ser feito aplicando as instruções CONFIG_IO após a inicialização antes de realizar testes de verificação de limites de pré-configuração. Consulte
MorphIO: uma solução de reconfiguração de E/S para dispositivos Altera ( PDF) para obter mais informações sobre a CONFIG_IO instruções.

Se você pretende testar esses pinos CLK em testes de varredura de limites de configuração pré-configuração, baixe o modificado Cyclone 1149.1 Idioma de descrição de varredura de limites (BSDL).

Se esses pinos CLK não precisam estar na cadeia JTAG para testes de varredura de limites, use o mais recente Cyclone arquivos BSDL 1149.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Cyclone®

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.