ID do artigo: 000084661 Tipo de conteúdo: Solução de problemas Última revisão: 02/04/2014

Por que meu modelo funcional de barramento funcional (BFM) PCI Express de terceiros sinaliza um símbolo inválido após o token de fim de fluxo de dados (EDS)?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O Hard IP Arria® V GZ e Stratix® V para PCI Express® pode fazer com que BFMs de terceiros sinalizadorem símbolos inválidos após o EDS pelo seguinte motivo:

Quando o Hard IP para PCI Express entra na reinicialização a quente, a Máquina de Estado do Status de Treinamento de Link (LTSSM) passa pela primeira vez pelos estados de recuperação. Quando estiver em recuperação. Inativo, ele inicia um fluxo de dados; antes de entrar no estado de Reset a quente, o IP envia o EDS para encerrar o fluxo de dados.

De acordo com a especificação PCI Express, o Hard IP deve enviar EIEOS após o EDS, mas não o faz. O Hard IP segue o EDS com um TS1 com o conjunto de bits de reinicialização a quente.

Esse problema pode ser visto em simulação. Nenhum impacto foi observado em testes de hardware reais.

Resolução

Ignore o erro de seu BFM de terceiros.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® V GZ

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.