ID do artigo: 000084687 Tipo de conteúdo: Documentação e informações do produto Última revisão: 11/09/2012

Como eu conecto csr_debugaccess portas csr_burst_count geradas pelo controlador SDRAM DDR3 com UniPHY?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você verá as portas csr_debugaccess e csr_burst_count sendo geradas pelo controlador SDRAM DDR3 IP com UniPHY em Quartus® II versão do software 11.0 quando você tiver habilitado a opção Configuração e Registro de Status (CSR). Essas portas estão sendo exportadas mesmo que as portas não estejam sendo habilitadas pela porta CSR.

Você pode empatar csr_debugaccess a 0 e csr_burst_count a 1.

As definições desses dois sinais estão no documento Avalon interface ( PDF ).

As portas serão removidas na versão futura do IP.

Produtos relacionados

Este artigo aplica-se a 7 produtos

FPGAs Stratix® III
FPGA Stratix® V GX
FPGA Stratix® IV GT
FPGA Stratix® IV E
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.