ID do artigo: 000084695 Tipo de conteúdo: Solução de problemas Última revisão: 14/12/2015

Possível dificuldade de encerramento de temporização para interfaces QDR II em Arria 10 dispositivos

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Interfaces QDR II em Arria 10 dispositivos podem ter dificuldade para alcançar o tempo Encerramento. Este problema é mais evidente quando o núcleo para a periferia e a periferia para o núcleo as transferências se aproximam de 333 MHz, com VCO PLL de menos de 600 MHz.

Resolução

A solução alternativa para este problema é fazer um dos seguintes:

  • Tente compilar com várias sementes.
  • Use um valor VCO PLL superior a 600 MHz.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.