ID do artigo: 000084716 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que Quartus II atribui o padrão de E/S incorreto para o pino de refclk em dispositivos Arria II GX/GZ e Stratix IV GX/GT para instâncias ALTGX?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Quartus® O II atribui incorretamente o padrão de E/S para o pino de refclk no Arria® II GX/GZ e Stratix® Dispositivos IV GX/GT para instâncias ALTGX, se você não atribuir manualmente o padrão de E/S refclk correto para a pll_inclk porta.  Quartus II atribui automaticamente o padrão de E/S padrão geral definido pelo usuário no design. Isso leva a uma configuração incorreta do padrão de E/S de 2,5V para o pino REFCLK.

    Resolução

    Atribua manualmente o padrão de IO de refclk correto para o pll_inclk pino. 

     

    Este problema será corrigido no futuro lançamento do Quartus II.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    FPGA Arria® II GX
    FPGA Arria® II GZ
    FPGAs Stratix® IV

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.