Devido à falta de arquivos criptografados da biblioteca Verilog, você pode ver a mensagem de erro abaixo ao simular uma versão VHDL da função Ethernet MAC MegaCore® de 10 Gb gerada no software Quartus® II versão 13.0 usando o ModelSim®. Isso acontece apenas com VHDL e não com Verilog quando você tem uma licença de idioma único do ModelSim.
Erro ** : falha na obtenção de uma licença de simulação de Verilog. Não é possível verificar qualquer um desses recursos de licença: msimhdlmix; qhsimvl; ou erro msimhdlsim# ** : (vsim-3039) ./.. AlteraTenGigMac.vhd(4743): Falha na instantização de 'altera_avalon_st_pipeline_stage'.
Um patch está disponível para corrigir este problema no software Quartus® II versão 13.0. Baixe e instale o patch 0.22 a partir do link apropriado abaixo:
- Baixe o patch 0.22 da versão 13.0 para Windows (.exe)
- Baixe o patch 0.22 versão 13.0 para Linux (.run)
- Baixe o Readme para o software Quartus II versão 13.0 patch 0.22 (.txt)
Este problema será corrigido em uma versão futura do software Quartus® II.