ID do artigo: 000084763 Tipo de conteúdo: Solução de problemas Última revisão: 29/08/2012

Se eu estiver usando o ATX PLL superior no banco e o PLL ATX suportar a taxa de dados para Stratix® V, eu posso ignorar o Aviso Crítico para o Intervalo PLL ATX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, você pode ignorar o aviso. Quando você está usando o ATX PLL superior no banco para Stratix® V e o PLL ATX suporta a taxa de dados, Quartus®II talvez também mostre um aviso crítico. É para lembrar que alguns locais ATX PLL ou alguns dispositivos de nível de velocidade não suportam a frequência de VCO. O seguinte mostra o aviso crítico.

 

Aviso crítico (11107): nó ATX PLL "low_latency_serdes:inst|altera_xcvr_low_latency_phy:low_latency_serdes_inst|sv_xcvr_low_latency_phy_nr:sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native:sv_xcvr_10g_custom_native_inst|sv_xcvr_plls:sv_xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_plls|pll[0].pll.atx_pll.tx_pll" usa uma frequência vcO que não é suportada atualmente.  Consulte a documentação das especificações da StratixV.

 

Este problema talvez seja encontrado no software Quartus® II versão 12.0cb/12.0_174/12.0_178 e está programado para ser corrigido em uma versão futura do software Quartus® II

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Stratix® IV GX

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.