ID do artigo: 000084779 Tipo de conteúdo: Solução de problemas Última revisão: 13/05/2014

Quais são as especificações recomendadas de aumento e tempo de queda para Altera® dispositivos?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Todas as famílias Altera dispositivos mais recentes não possuem especificações de tempo de ascensão ou queda nas fichas técnicas. Consulte o documento branco de guia de taxa de borda de sinal de entrada (PDF ).

A segurando os transistores na região linear causará um desvio de corrente superior ao normal, mas não causará danos ao dispositivo.

Quando a borda do clock de entrada está lenta, ela pode pegar muito ruído de comutação na placa e no dispositivo, de modo que possa haver problemas potenciais de integridade do sinal, como acionamento falso devido a ruído excessivo na borda lenta do clock.

Quando a borda do clock é rápida, a energia de ruído captada pelo relógio não será forte o suficiente para causar um problema lógico, como o acionamento falso. O tempo máximo de ascensão/queda para clocks depende da aplicação.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Stratix®

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.