Um erro na versão IP 7.2SP3 e anterior resultou nos registros do modo DQS diferencial não sendo definido corretamente durante a inicialização da memória DDR2.
Por isso, a memória DDR2 estava usando apenas sinalização de modo DQS de terminação única, enquanto a Stratix® O dispositivo III foi configurado para o modo diferencial.
Isso degradará o tempo de leitura e gravação.
A SDRAM DDR NÃO é afetada, pois apenas o Single Ended é suportado.
O SDRAM DDR3 NÃO foi afetado, pois apenas o modo diferencial é suportado.
Stratix série II e dispositivos anteriores não são afetados, pois o modo DQS diferencial não foi suportado.
Este bug é corrigido na versão 8.0 do Quartus® SOFTWARE II e o IP.
Os usuários devem atualizar e regenerar seu Stratix III DDR2 IP, se for necessário o modo DQS diferencial.