ID do artigo: 000084790 Tipo de conteúdo: Documentação e informações do produto Última revisão: 17/12/2015

Como reduzir a porcentagem de crosstalk e SSN para pinos diferenciais em dispositivos Cyclone V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O documento anexado descreverá como reduzir a porcentagem (%) do crosstalk e a porcentagem (%) do ruído de comutação simultânea (SSN) para pinos diferenciais no software Quartus® II ao segmentar dispositivos Cyclone® V.

 

Resolução

 

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 6 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V E
FPGA SoC Cyclone® V SE

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.