ID do artigo: 000084818 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

Por que eu tenho que desabilitar a geração de pinos DM no controlador de alto desempenho SDRAM DDR3 ou Altmemphy IP Megawizard ao implementar o controlador SDRAM DDR3 no modo x4 em dispositivos Stratix III ou Stratix IV?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Você precisa desabilitar a geração de pinos DM no Controlador de alto desempenho SDRAM DDR3 ou Altmemphy IP Megawizard ao implementar o controlador DDR3 SDRAM no modo x4 em dispositivos Stratix® III ou Stratix IV porque não há pinos suficientes em um grupo DQS x4 para incluir o pino DM.

Produtos relacionados

Este artigo aplica-se a 4 produtos

FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.